书目详细信息
： Verilog HDL数字集成电路设计原理与应用
书目信息 机读格式(MARC)
| ISBN/价格： | 978-7-5606-4110-2:CNY35.00 |
|---|---|
| 作品语种： | chi |
| 出版国别： | CN 610000 |
| 题名责任者项： | Verilog HDL数字集成电路设计原理与应用/.蔡觉平 ... [等] 编著 |
| 版本项： | 第2版 |
| 出版发行项： | 西安:,西安电子科技大学出版社:,2016.08 |
| 载体形态项： | 288页:;+图:;+26cm |
| 提要文摘： | 本书主要介绍了Verilog HDL在数字集成电路设计中的作用、发展演变的过程和相关国际标准 ; Verilog HDL基本语言结构和语法规则 ; Verilog HDL设计描述方式和高级程序语句 ; 组合电路和时序电路的Verilog HDL程序设计 ; Verilog HDL仿真测试程序和相关系统任务 ; 复杂的数字电路、系统和总线设计 ; Verilog HDL集成电路设计的EDA工具。 |
| 题名主题： | 数字集成电路 电路设计 高等教育 教材 |
| 题名主题： | VHDL语言 程序设计 高等教育 教材 |
| 中图分类： | TN431.2 |
| 个人名称等同： | 蔡觉平 编著 |
| 记录来源： | CN 人天书店 20160928 |